Создан сверхчуствительный объемный датчик изображения
На конференции по полупроводниковым микросхемам (ISSCC) специалисты из Массачусетского технологического института рассказали о датчике изображения, выполненном по технологии CMOS с применением технологии объемной компоновки.
Изделие, изготовленное с соблюдением норм 0,35 мкм, имеет разрешение 1024x1024 пикселей (1 Мп). Исследователи утверждают, что такие изделия можно объединять в массивы, получая датчики большего разрешения. В числе областей применения названо, в частности, разведывательное оборудование и охранные системы.
Объемная структура датчика сформирована из семи слоев, связанных между собой межслойными связями. Собственно, светочувствительные элементы, в роли которых выступают фотодиоды, находятся в первом слое. Удалив с этого слоя все остальные компоненты, разработчики смогли обеспечить коэффициент заполнения полезной площади до 100%. Во втором слое находятся цепи выборки и считывания, реализованные по технологии SOI-CMOS. На оставшихся пяти «этажах» разместились аналого-цифровые преобразователи (64 штуки, 12-разрядные, конвейеризованные), схема синхронизации, декодер адреса, интерфейсные и другие вспомогательные блоки. Датчик оснащен шиной I2C и двумя 12-разрядными интерфейсами LVDS, имеющими пропускную способность 512 Мбит/с.
На конференции по полупроводниковым микросхемам (ISSCC) специалисты из Массачусетского технологического института рассказали о датчике изображения, выполненном по технологии CMOS с применением технологии объемной компоновки.
Изделие, изготовленное с соблюдением норм 0,35 мкм, имеет разрешение 1024x1024 пикселей (1 Мп). Исследователи утверждают, что такие изделия можно объединять в массивы, получая датчики большего разрешения. В числе областей применения названо, в частности, разведывательное оборудование и охранные системы.
Объемная структура датчика сформирована из семи слоев, связанных между собой межслойными связями. Собственно, светочувствительные элементы, в роли которых выступают фотодиоды, находятся в первом слое. Удалив с этого слоя все остальные компоненты, разработчики смогли обеспечить коэффициент заполнения полезной площади до 100%. Во втором слое находятся цепи выборки и считывания, реализованные по технологии SOI-CMOS. На оставшихся пяти «этажах» разместились аналого-цифровые преобразователи (64 штуки, 12-разрядные, конвейеризованные), схема синхронизации, декодер адреса, интерфейсные и другие вспомогательные блоки. Датчик оснащен шиной I2C и двумя 12-разрядными интерфейсами LVDS, имеющими пропускную способность 512 Мбит/с.
:lol: